흥미 롭다

경계 스캔, JTAG, 테스트를위한 설계

경계 스캔, JTAG, 테스트를위한 설계

경계 스캔 (JTAG라고도 함)은 오늘날의 매우 복잡하고 컴팩트 한 인쇄 회로 어셈블리를 테스트하는 데 사용할 수있는 강력한 테스트 기술입니다. 경계 스캔은 액세스가 불가능하거나 다른 테스트 기술을 사용하여 편리하게 사용할 수없는 매우 효과적인 테스트 회로 수단을 제공합니다. In-Circuit Test 및 Functional ATE와 같은 기술에 필요한 액세스는 종종 전체 회로에 대한 만족스러운 테스트를 수행하기에 충분하지 않습니다. 그러나 JTAG, 바운더리 스캔은 회로가 JTAG, 바운더리 스캔 기술을 사용할 수 있도록 설계된 경우 많은 회로에 대한 포괄적 인 테스트를 제공 할 수 있습니다.

JTAG, 경계 스캔은 액세스가 제한된 인쇄 회로 기판 및 집적 회로를 테스트하기위한 4 선 직렬 인터페이스 (5 번째 와이어를 사용할 수 있지만 선택 사항 임)를 설명하는 IEEE 1149.1에 따라 정의됩니다. 마이크로 프로세서, DSP 칩, FPGA 등과 같은 VLSI 칩에 널리 사용됩니다. 이러한 집적 회로에는 보드 또는 장치의 모든 노드에 물리적으로 액세스 할 필요없이 테스트를 수행 할 수 있도록하는 상태 머신과 함께 통합 된 경계 스캔 시프트 레지스터가 있습니다. 이러한 방식으로 경계 스캔은 오늘날의 많은 테스트 시나리오에 이상적인 테스트 기술입니다.

JTAG, 바운더리 스캔 테스트 기술을 사용할 수있는 회로를 설계 할 때 필수 항목이있는 반면 다른 항목은 테스트를보다 효과적이고 수용하기 쉽게 만듭니다. 그러나 가능한 한 많은 기술을 설계에 통합하면 최상의 테스트를 수행 할 수 있으며 제품 개발 단계 또는 생산 또는 현장 테스트 중에 가장 많은 문제를 발견 할 수 있습니다.

JTAG, 경계 스캔을위한 구성 요소 선택

모든 디자인에서 구성 요소의 선택은 항목의 전체 개념에 큰 영향을 미칠 수 있습니다. 이것은 인쇄 회로 기판을 테스트하기 위해 경계 스캔 / JTAG 기술 사용을 고려할 때 사실입니다. 경계 스캔을 사용하여 테스트 할 회로에 포함 된 구성 요소를이 방법론을 사용하는 테스트를 수용하도록 선택하는 것이 중요합니다.

  • 경계 스캔 호환 장치 선택 회로를 설계 할 때 주요 고려 사항 중 하나는 사용할 주요 구성 요소를 선택하는 것입니다. 경계 스캔 테스트가 계획된 경우 주요 구성 요소가 IEEE 1149.1을 준수하는지 확인해야합니다. 오늘날 대부분의 VLSI 집적 회로는 1149.1을 준수하지만 일부 작은 칩은 그렇지 않거나 JTAG를 포함하는 것이 선택 사항 일 수 있습니다. 옵션이있는 경우 경계 스캔이있는 버전이 포함되어 있는지 확인하십시오.
  • 이중 기능 연결이있는 구성 요소를 피하십시오 가능한 한 이중 기능이 JTAG 핀에 할당 된 집적 회로의 사용을 피하십시오.
  • 모든 장치가 필요한 IEEE 1149.1 지침을 지원하는지 확인 경계 스캔 호환 장치를 선택한 경우에도 필요한 명령 세트를 지원하는지 확인해야합니다. 일반적으로 SAMPLE / PRELOAD, EXTEST 및 BYPASS가 모두 만족 스러운지 확인해야합니다. 이는 필수이므로 모든 IEEE 1149.1 장치가이를 지원해야합니다. 그러나 HIGHZ 및 IDCODE 명령어를 지원하는 장치를 선택하는 것도 현명합니다.

JTAG, 경계 스캔을위한 회로 설계

필요한 구성 요소를 선택한 후에는 회로 설계가 바운더리 스캔 / JTAG를 사용할 때 손쉬운 테스트와 최대 액세스를 가능하게하는지 확인해야합니다. IEEE 1149.1을 최대한 활용하기 위해 사용할 수있는 여러 기술이 있습니다.

  • JTAG 신호의 올바른 연결 경계 스캔 테스트의 올바른 작동을 보장하려면 모든 IEEE 1149.1 호환 장치에 병렬로 TAP (Test Access Port) 신호 (TCK, TMS 및 TRST가있는 경우)를 연결해야합니다. 그런 다음 TDI 및 TDO를 사용하여 장치 주변에 직렬 데이지 체인을 형성하여 직렬 데이터가 한 칩에서 다음 칩으로 전달되도록합니다. 데이터는 첫 번째 칩의 TDI로 전송되고 첫 번째 칩의 TDO는 다음 칩의 TDI에 연결됩니다. 마지막으로 데이터는 데이지 체인에있는 마지막 IC의 TDO에서 가져옵니다.
  • 부품 제조업체에 따른 분할 회로 다른 구성 도구를 사용하기 때문에 다른 제조업체의 FPGA 또는 cPLD를 분리해야하는 경우가 많습니다. 일부 상황에서 다른 작업을 고려할 때 개별 제조업체 도구가 관련 장치와 통신 할 수 있도록 경계 스캔 체인을 분할하는 것이 더 쉽습니다.

JTAG 커넥터

모든 형태의 전자 테스트와 관련된 중요한 측면 중 하나는 JTAG를 포함하며 경계 스캔은 테스트 액세스입니다. 이것은 구성 요소를 선택하고 회로를 올바르게 설계하는 측면에서 분명히 중요합니다. 그러나 물리적 액세스도 똑같이 중요합니다. 회로를 쉽게 테스트 할 수 있도록 많은 보드에 테스트 전용 JTAG 커넥터가 포함되어 있습니다. 이 JTAG 커넥터는 제품의 생산 및 테스트 단계에서만 사용해야하므로 매우 저렴한 품목이 될 수 있습니다. 그러나 신뢰할 수있는 테스트 액세스가 매우 중요합니다. JTAG 커넥터는 특히 다른 방법이 그다지 신뢰할 수없는 매우 안정적인 성능을 제공하는 경우 시간을 절약 할 수 있습니다. 불량한 신뢰성은 테스트 액세스와 관련된 문제를 찾는 많은 시간 손실로 이어질 수 있습니다. 이러한 점과 테스트 수행의 용이성을 고려할 때 JTAG 커넥터는 많은 경우 보드에 비용 효율적으로 추가 할 수 있습니다. 따라서 JTAG 커넥터는 제품 설계 단계의 초기 부분에서 설계 고려 사항 중 하나로 간주되어야합니다.

이것은 JTAG, 바운더리 스캔을 사용할 회로 기판을 설계 할 때 취해야 할 모든 예방 조치에 대한 완전한 요약은 아닙니다. 그러나 이는 사용할 수있는 몇 가지 기본 사항에 대한 유용한 가이드를 제공합니다.


비디오보기: 디지털 통신과 Vector 테스트를 위한 NI PXI 디지털 패턴 계측기DPI (유월 2021).