정보

경계 스캔, JTAG, IEEE 1149 자습서

경계 스캔, JTAG, IEEE 1149 자습서

1990 년대 초에 도입 된 이래 JTAG 또는 IEEE 1149라고도하는 경계 스캔은 개발, 생산 및 현장에서 보드를 테스트하는 데 사용되는 필수 도구가되었습니다. JTAG, 경계 스캔은 다른 테스트 수단을 사용하는 경우 필요한 모든 노드에 액세스 할 수 없을 때 보드 상태에 대한 정보를 얻을 수있는 테스트 기술입니다.

최근 보드 밀도가 증가하는 방식을 고려할 때 일반적으로 전자 회로를 조사하고 이러한 보드를 테스트하는 데 필요한 정보를 얻는 것이 매우 어렵습니다. JTAG 인 바운더리 스캔은 최소한의 액세스만으로 많은 보드를 테스트 할 수있게하여 현재 수명의 모든 단계에서 전자 회로 테스트에 널리 사용됩니다. 다른 형태의 테스트는 못의 픽스처 측면에서 액세스가 필요하고 다른 형식은 보드의 다양한 위치를 조사해야한다는 사실을 고려할 때 바운더리 스캔은 많은 테스트 요구 사항에 대한 고유 한 솔루션을 제공합니다.

JTAG, 경계 스캔 기술은 회로 테스트를 목표로하지만 유연성을 통해 테스트 애플리케이션을 포함한 다양한 애플리케이션에 사용할 수 있습니다.

  • 시스템 레벨 테스트
  • BIST 액세스
  • 메모리 테스트
  • 플래시 프로그래밍
  • FPGA / CPLD 프로그래밍
  • CPU 에뮬레이션

테스트는 경계 스캔의 주요 응용 프로그램으로 남아 있지만 다른 응용 프로그램에서도 유용하다는 것을 알 수 있습니다. 유연성 측면에서이 기술은 널리 사용되며 개발 및 생산 응용 프로그램 모두에서 강력한 도구입니다.

경계 스캔 기록

보드에 대한 테스트 액세스 부족 문제가 문제가되기 시작하면서 JTAG (Joint Test Action Group)라는 그룹이 1985 년에 설립되었습니다.이 그룹의 목표는 테스트 전략에서 전자 제조업체가 직면하고있는 문제를 해결하는 것이 었습니다. 다른 기술이 액세스 할 수없는 곳에서 테스트를 수행 할 수 있습니다.

표면 실장 기술의 도입과 추가 소형화는 사람들이 테스트를 위해 보드에 대한 접근이 심각하게 제한 될 것을 두려워한다는 것을 의미했습니다. 이를 극복하기 위해서는 새로운 전략이 필요합니다.

경계 스캔의 원래 목표는 회로 내 테스트, 기능 내장 테스트 및 기타 기술을 포함한 기존 기술을 보완하고 디지털, 아날로그 및 혼합 신호 회로를 테스트 할 수있는 표준을 제공하는 것이 었습니다.

고안된 경계 스캔에 대한 표준은 IEEE 1149로 미국의 IEEE에있는 Institute 또는 Electrical and Electronics Engineers에 의해 채택되었습니다. 표준의 첫 번째 문제인 IEEE 1149는 1990 년입니다. IEEE 1149의 명시된 목적은 다음과 같습니다. 보드, 모듈, 하이브리드 및 기타 기판에 장착 된 집적 회로 간의 상호 연결을 테스트합니다. 전자 회로에서 발생하는 대부분의 문제는 상호 연결에서 발생하므로 IEEE 1149 테스트 전략은 대부분의 문제를 나타냅니다.

1993 년에는 경계 스캔의 수정 된 버전 인 IEEE 1149 표준이 발표되었으며 여기에는 많은 설명, 개선 사항 및 수정 사항이 포함되었습니다. 그 후 1994 년에 IEEE 1149 표준의 추가 문제가 발생했습니다. 이것은 Boundary Scan Description Language, BSDL을 도입했습니다. 이를 통해 경계 스캔 테스트를 공통 언어로 작성할 수 있으므로 테스트를 작성하고 코드를 재사용 할 수있는 방식이 개선되어 개발 시간이 절약됩니다.

경계 스캔, JTAG 및 IEEE 1149.1의 차이점

경계 스캔, JTAG 및 IEEE 1149.1이라는 용어는 약간 다른 의미를 갖게되었습니다. 기술의 발전과 함께 용어는 약간 다른 의미를 갖게되었습니다.
  • 경계 스캔 : 이것은 칩과 보드의 기능을 확인할 수 있도록 실리콘에서 외부 핀까지의 리드에 추가 셀을 배치하는 테스트 기술을 말합니다.
  • JTAG : JTAG라는 용어는 통신에 사용되는 인터페이스 또는 테스트 액세스 포트를 나타냅니다. 여기에는 TCK, TDI, TDO, TMS 등의 연결이 포함됩니다. 일부 애플리케이션의 경우이 인터페이스를 사용하여 칩 코어 내의 내부 기기와 통신하거나 질의 할 수 있습니다.
  • IEEE 1149.1 : 이것은 회로 기판, 집적 회로 자체에 대한 상호 연결을 테스트하거나 회로의 정상 작동 중에 회로 활동을 수정하거나 관찰하기위한 표준화 된 접근 방식을 제공하기 위해 집적 회로에 포함될 수있는 테스트 논리를 정의하는 IEEE 표준입니다.

경계 스캔 기본 사항

JTAG, 바운더리 스캔 테스트 기술은 모든 바운더리 스캔 호환 장치의 각 외부 연결에 내장 된 시프트 레지스터 래치 셀을 사용합니다. 하나의 경계 스캔 셀이 각 I / O 핀에 인접한 집적 회로 라인에 포함되며, 시프트 레지스터 모드에서 사용될 때 장치의 다음 셀을 따라 데이터를 전송할 수 있습니다. 데이터가 장치에 들어오고 나갈 수 있도록 정의 된 시작 및 종료 지점이 있으므로 여러 장치를 함께 연결할 수 있습니다.

정상적인 작동 조건에서 셀은 효과가없고 보이지 않게 설정됩니다. 그러나 장치가 테스트 모드로 설정되면 직렬 데이터 스트림 (테스트 벡터)이 한 시프트 레지스터 래치 셀에서 다음 셀로 전달 될 수 있습니다. 장치의 경계 스캔 셀은 집적 회로 라인에서 데이터를 캡처하거나 데이터를 강제로 저장할 수 있습니다. 이러한 방식으로 시프트 레지스터 체인에 데이터 스트림을 입력 할 수있는 테스트 시스템은 보드에 상태를 설정하고 데이터를 모니터링 할 수도 있습니다. 하나의 직렬 데이터 스트림을 설정하고이를 제자리에 래치 한 다음 반환되는 데이터 스트림을 모니터링하면 보드의 회로에 대한 액세스 권한을 얻고 반환되는 데이터 스트림이 예상되는 것인지 확인할 수 있습니다. 그렇다면 테스트는 통과 할 수 있지만 그렇지 않은 경우 경계 스캔 시스템이 감지되어 추가 조사가 가능한 문제입니다.

JTAG 인터페이스

테스트 액세스 포트 인 TAP를 형성하는 많은 JTAG 제어 및 데이터 라인이 있습니다. TCK, TMS 및 선택적 TRST 라인으로 알려진 이러한 라인은 경계 스캔 체인의 칩에 병렬로 연결됩니다. TDI (입력) 및 TDO (출력)로 지정된 연결은 데이터에 대한 경계 스캔 칩 주변의 경로를 제공하기 위해 함께 데이지 체인 방식으로 연결됩니다. 데이터는 첫 번째 칩의 TDI로 전송되고 첫 번째 칩의 TDO는 다음 칩의 TDI에 연결됩니다. 마지막으로 데이터는 데이지 체인에있는 마지막 IC의 TDO에서 가져옵니다.

  • 꼭지 테스트 액세스 포트-테스트 액세스 컨트롤러와 관련된 핀입니다.
  • TCK 테스트 클럭-이 핀은 경계 스캔 시스템의 타이밍을 확인하는 데 사용되는 클럭 신호입니다. TDI는 TCK의 상승 에지에서 적절한 레지스터로 값을 이동합니다. 선택한 레지스터 내용은 TCK의 하강 에지에서 TDO로 이동합니다.
  • TDI 테스트 데이터 입력-테스트 명령은이 핀을 통해 장치로 이동합니다.
  • TDO 테스트 데이터 출력-이 핀은 바운더리 스캔 레지스터의 데이터를 제공합니다. 즉, 테스트 데이터가이 핀에서 이동합니다.
  • TMS 테스트 모드 선택-TCK의 상승 에지에서 클록 스루하는이 입력은 TAP 컨트롤러의 상태를 결정합니다.
  • TRST 테스트 리셋-이것은 선택적 액티브 로우 테스트 리셋 핀입니다. 다른 장치 또는 시스템 논리에 영향을주지 않고 비동기 TAP 컨트롤러 초기화를 허용합니다.

자세히 알아보기 JTAG 인터페이스 / TAP

경계 스캔 애플리케이션

JTAG, 경계 스캔은 많은 애플리케이션에서 사용하기에 이상적인 테스트 도구입니다. 경계 스캔을위한 가장 확실한 애플리케이션은 프로덕션 환경 내에 있습니다. 여기에서 보드를 테스트 할 수 있으며 테스트 액세스 부족으로 인해 감지되지 않을 수있는 문제를 적절하게 테스트 할 수 있습니다. 실제로 바운더리 스캔 기술은 다른 기술과 결합되어 결합 테스터라고하는 기능을 제공합니다.

프로덕션 테스트에 사용되는 것 외에도 경계 스캔, JTAG, IEEE 1149는 제품 개발 및 디버깅은 물론 현장 서비스를 포함한 다양한 다른 테스트 시나리오에서도 사용할 수 있습니다. 즉, 경계 스캔 코드를 테스트 영역에 재사용 할 수 있으므로 비용을 이러한 애플리케이션으로 나눌 수 있습니다. 이것은 경계 스캔이 강력한 도구임을 나타낼뿐만 아니라 재정적으로도 매력적입니다.

프로그램 생성

오늘날 모든 개발의 주요 비용 중 하나는 소프트웨어 비용이며, 이는 하드웨어가 거의없는 경계 스캔의 경우 특히 그렇습니다. 즉, 소프트웨어 개발에 소요되는 시간을 절약 할 수 있으면 비용을 크게 줄일 수 있습니다. 따라서 테스트 프로그램 생성기 (TPG)는 경계 스캔 시스템의 필수 부분입니다.

일반적으로 테스트 프로그램 생성기는 회로 내에 포함 된 경계 스캔 구성 요소의 테스트 대상 단위 (UUT) 및 경계 스캔 설명 언어 (BSDL) 파일의 넷 목록을 필요로합니다. 이 정보를 사용하여 테스트 프로그램 생성기가 테스트에 사용되는 테스트 패턴을 생성 할 수 있습니다. 이를 통해 시스템은 회로 내의 모든 경계 스캔 테스트 가능한 네트에 대한 오류를 감지하고 격리 할 수 ​​있습니다. 또한 테스트 프로그램 생성기가 경계 스캔 장치로 둘러싸인 노드 또는 핀 구성 요소의 결함을 감지 할 수있는 테스트 벡터를 생성 할 수 있습니다.

JTAG, 경계 스캔, IEEE 1149는 현재 잘 확립 된 테스트 기술입니다. 사용하기 전에 테스트 프로그램을 생성해야하지만, 그럼에도 불구하고 전자 회로 기판에 대한 테스트 벡터에 대한 액세스 권한을 얻는 매우 비용 효율적인 방법을 제공합니다. 회로 기판의 공간이 매우 중요하기 때문에 실제로 가능하다면 다른 유형의 전자 테스트 기술을위한 프로브 또는 액세스 포인트를 추가하는 데 드는 비용이 엄청날 것입니다. 따라서 경계 스캔은 개발에서 생산 테스트, 현장 테스트에 이르기까지 여러 테스트 분야에서 분할 할 수있는 비용으로 많은 테스트 문제에 대한 솔루션을 제공합니다. 이러한 모든 환경에서 경계 스캔은 성능과 비용 측면에서 효과적인 솔루션을 제공합니다.


비디오보기: JTAG Technologies Boundary-scan Backgrounder - Corporate u0026 Technical (유월 2021).